Skip to content

English

最近更新: 2025/5/3

高靖博

邮箱: gaojingbo0620 at outlook dot com

关于我

  • AI 处理器设计师
  • 熟悉计算机体系结构/微架构, RTL 设计, Verilog/SystemVerilog, 数据通路形式验证, Python 与 Linux shells (Bash, Tcsh, etc.)

工作经历

  • 高级 RTL 设计工程师, 阿里巴巴平头哥半导体, 2025 年 4 月 - 现在
  • RTL 设计工程师, 阿里巴巴平头哥半导体, 2022 年 7 月 - 2025 年 4 月
  • RTL 设计实习生, 阿里巴巴平头哥半导体, 2021 年 6 月 - 2021 年 9 月

教育经历

  • 硕士, 微电子学与固体电子学 (集成电路设计方向), 复旦大学, 2019 - 2022
    • 成绩: 3.8/4.0 (排名: 1/47)
    • 主要研究基于 FPGA 的数据中心 NPU (神经网络处理器)
    • 以第一作者身份发表过 NPU 架构研究论文
    • 学位论文: 基于 FPGA 的 EfficientNet 系列可重构硬件加速器设计
  • 本科生交换项目, 香港科技大学, 2018
    • 成绩: 4.0/4.3
    • 参与课程
      • Computer Organization
      • Computer Communication Network
      • Digital VLSI System Design and Design Automation (for PhD/MPhil)
      • IC Fabrication Technology
      • Machine Learning
  • 本科, 微电子科学与工程, 复旦大学, 2015 - 2019
    • 成绩: 3.5/4.0
    • 上海市优秀毕业生 (Top 5%)
    • 以第一作者身份发表过 TCP/IP 卸载引擎架构研究论文
    • 学位论文: TCP 协议卸载逻辑设计与实现

部分论文发表 (完整列表)

  1. Jingbo Gao, Yu Qian, Yihan Hu, Xitian Fan, Wai-Shing Luk, Wei Cao, Lingli Wang, "LETA: A lightweight exchangeable-track accelerator for EfficientNet based on FPGA", International Conference on Field-Programmable Technology (FPT), 2021. [link]
  2. Jingbo Gao, Wenbo Yin, Wai-Shing Luk, Lingli Wang, "Scalable multi-session TCP offload engine for latency-sensitive applications", China Semiconductor Technology International Conference (CSTIC), 2020. [link]

荣誉奖项